β-FeSi2薄膜作製に向けて 〜これまでの試み〜

 直接遷移半導体であるβーFeSi2はこれまで様々な方法で作製が試みられてきました。熱反応法では多結晶となり凝集してしまうという問題が解決出来ず、RDE法でも3次元成長してしまい薄膜を得ることが出来ませんでした。またイオン注入法では薄膜が得られたという報告がなされているものの、良質なヘテロ界面が得らず物性の解析を難しくしています。 つまり高品質なβ-FeSi2を得ようとした場合、FeとSiの拡散を促し欠陥を減少させるために高温長時間のアニールが必須であり、しかしこのアニールによって意図しない箇所の拡散(なだらかなヘテロ界面)や凝集が起きてしまいます。
  この二律背反を現状の方法で克服するのは難しく、新たなソリューションが求められていました。そこで当研究室ではFeとSiを別個に独立して供給可能であり、また高温アニールでも凝集を押さえるためにキャップ層付きSi/Fe multilayer法という新しい手段を示しました。

一様で結晶性のよいmultilayer

 multilayer法によるβ-FeSi2の作製方法は次のようになります。 @超高真空中で基板温度を一定に保った状態でSiとFeを交互に複数回蒸着しmultilayerを作製します。A凝集を防ぐためmultilayer上にSiO2などのキャップ層を付けます。BArなど不活性ガス雰囲気中でアニールを行います。C各種電気測定などを行う場合はHFによりキャップ層を取り除きます。また結晶性向上のため、RDE法によるβ-FeSi2テンプレートを先に作製してからmultilayerを作製する場合もあります(後述)。
 multilayer法の場合、@でFeとSiの蒸着膜厚を変化させることによりストイキオメトリを変化させることが可能です。また基板にはこれまでのようにSiだけでなく石英などを用いることも可能です。

坦で結晶方位のそろった大粒径β-FeSi2

 Si基板上にmultilayerだけを形成しアニールしたものは通常のSPE(Solid Phase Epitaxy)と同様に凝集してしまいます。しかしSiO2のキャップを付けることにより平坦なままβ-FeSi2が形成されます。
 またRDE法によるβ-FeSi2テンプレートをmultilayerより先に作製し、このテンプレートを核としてmultilayerからβ-FeSi2を成長させることにより結晶方位を揃えることができます。このとき結晶粒の大きさも非常に大きくなるため粒界でのキャリアの散乱が少なくなり、結果として電気特性が向上します。この方法で作製したβ-FeSi2から現在世界最高のホール移動度が得られています。 現在、このキャップ層はエッチングの難しいSiO2以外の機能材料に置き換える研究が進められています。既に透明導電膜ITOを用いても同様に平坦であることが判明しており、太陽電池などのデバイスへの応用が期待されます。

 (→Fe/Si多層膜からの[100]配向β-FeSi2膜の結晶成長
 (→β-FeSi2膜で世界最大の移動度達成)

成比による導型の変化

 これまでβ-FeSi2はFeとSiの原子比が1:2となる点においてのみ存在し、この点よりずれるとγ層や結晶Siが混入してくると考えられていました。しかし組成比を小さくずらした場合(1:2→1:1.9など)β層のみであることが報告され初め、また組成比を変えると伝導形(p形半導体 or n形半導体)が変化するらしいことがわかってきました。しかし従来の作製方法ではこの原因が組成比によるものなのか、それとも原料及び成膜過程に混入にした不純物によるものなのかが明確ではありませんでした。
 そこでmultilayer法では組成比を自由に変化できる利点を生かし、この問題点を追求しました。現在までに、Fe=1に対してSi=1.6〜1.8の範囲ではp形、1.9〜2.1ではn形になることがわかっており、組成比を制御するだけでpn接合ができる可能性が示されました。
(→Si/Fe比によるβ-FeSi2の伝導型制御)

△上に戻る